Skyworks晶振公司采用第4代DSPLL技术制造的新型石英晶体振荡器产品可解决25/40/50/100/400Gbps时序挑战。随着通信和数据中心应用向更高数据速率过渡，以支持快速增长的互联网流量需求，SerDes参考时钟性能变得越来越重要。如果参考时钟抖动过大，则会导致无法接受的系统误码率(BER)过高，导致业务丢失或系统通信丢失。此外，56G PAM4物理、100G/200G/400G以太网和100G/400G OTN需要不同的频率混合，进一步增加了时序复杂性。高速通信和数据中心定时要求skyworks最新的Si54x Ultra系列振荡器产品是专为这些苛刻的高速通信和数据中心应用而设计的。这些高性能振荡器提供任意频率合成，80 fs RMS的超低抖动，并提供标准的小尺寸振荡器足迹。通过提供一流的抖动裕度和频率灵活性，我们的Ultra系列使硬件设计人员可以轻松地自信设计和降低产品开发的风险。

图中显示了使用Skyworks晶振公司专有的第四代DSPLL架构的另一种方法。DSPLL技术采用内环和外环的双环锁相环结构，实现低带宽抖动衰减锁相环。内环作为外环的数字控制石英晶体振荡器(DCO)工作。内环是基于低相位噪声15GHz模拟lc振荡器的宽带锁相环。振荡器不是使用模拟电路控制VCO，而是使用高分辨率的分频- n反馈分压器进行数字控制。压裂- n反馈分压器以精确的步骤进行调制，使整个内环作为DCO运行。lc振荡器提供宽调谐范围，使内环锁相环能够在宽频率范围内工作。一个低成本的基模，不可拉晶体被用作内环参考。环路滤波功能是数字化实现的，不需要分立元件。DSPLL外环执行三个功能:与外部提供的参考时钟同步，抖动衰减和时钟倍增。由于内环是数字控制的，DSPLL外环可以类似地使用高度数字化的架构来实现。DSPLL外环滤波器完全在片上实现，采用先进的模数转换器(ADC)和数字信号处理(DSP)架构，简化了印刷电路板(PCB)的布局和设计，并最大限度地提高了对板级噪声的抗扰性。这种架构的另一个好处是用户可编程的关键锁相环参数，如锁相环带宽。该架构的有效频率调谐分辨率为万亿分之一(ppt)，可实现非常精确的锁相环控制。DSPLL架构的另一个好处是不需要更改物料清单(BOM)来支持不同的输入和输出频率以及环路带宽。

提供了Skyworks新Ultra系列第四代DSPLL架构的高级概述。不同于传统有源晶振方法需要复杂的批量制造工艺和不同频率的不同晶体，Si54x架构结合了简单，高质量的固定频率晶体和Skyworks的最新一代DSPLL来产生任何频率。在输出测试期间，该设备被编程和定制为目标频率。使用这种创新的方法，Si54x可以很容易地大规模定制，以满足每个客户的独特要求。Si54x Ultra系列支持从200 kHz到1.5 GHz的任何频率，使单个产品系列能够轻松支持标准和定制频率应用。第四代DSPLL采用业界领先的55纳米CMOS技术设计，利用高度数字化的架构提供一流的频率灵活性和抖动性能。DSPLL的鉴相器的输入从模拟转换为数字，使DSPLL完全在数字域工作。这种全数字化的方法有很多好处。首先，数字控制振荡器(DCO)可以精确地以小于1 ppb的步长控制，以跟踪参考时钟和反馈时钟之间的相位延迟。DCO增益小，使得电路比传统的模拟锁相环更不容易受到噪声的影响。其次，DSPLL支持创新的相位误差消除电路，该电路使用先进的数字信号处理来消除由于延迟，非线性和温度影响而产生的锁相环噪声。这些架构特性确保了跨工艺、电压和温度的一致器件性能。因此，Skyworks的第四代DSPLL架构在整个工作范围内提供超低抖动。

DSPLL架构的优势

与传统的双振荡器模拟级联PLL架构相比，单振荡器DSPLL架构提供了无与伦比的集成度和灵活性。虽然这两种架构提供类似的功能，包括抖动衰减和时钟倍增，但在PCB占地面积、功耗和性能方面存在显着差异。为了进一步简化设备评估，Skyworks提供了XO相位噪声查找实用程序，可用于检索Skyworks振荡器在广泛的流行频率范围内的>1000个测量相位噪声图。